DE 0 1 2003 PE UNITED STATES PATENT AND TRADEMARK OFFICE

In re PATENT APPLICATION of

Yasutaka SAKAINO et al.

Serial No.: 10/647,307

Group Art Unit: 2816

Filed: December 1, 2003

Attorney Docket No. OKI.569

For: INTEGRATED CIRCUIT DEVICE

CLAIM OF PRIORITY

U.S. Patent and Trademark Office 2011 South Clark Place Customer Window, Mail Stop Patent Application Crystal Plaza Two, Lobby, Room 1B03 Arlington, VA 22202

Sir:

Applicants, in the above-identified application, hereby claim the priority date under the International Convention of the following Japanese application:

Appln. No. 2002-251013

filed August 29, 2002

as acknowledged in the Declaration of the subject application.

A certified copy of said application is being submitted herewith.

Respectfully submitted,

VOLENTINE FRANCOS, PLLC

Adam C. Volentine

Registration No. 33,289

12200 Sunrise Valley Drive, Suite 150 Reston, Virginia 20191

Tel. (703) 715-0870 Fax. (703) 715-0877

Date: December 1, 2003

日本国特許庁 JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office

出願年月日 Date of Application:

2002年 8月29日

出 願 番 号 Application Number:

特願2002-251073

[ST.10/C]:

[JP2002-251073]

出 願 人 Applicant(s):

沖電気工業株式会社



2002年10月18日

特 許 庁 長 官 Commissioner, Japan Patent Office



【書類名】

特許願

【整理番号】

0G004705

【あて先】

特許庁長官殿

【国際特許分類】

G06F 3/06

H03L 7/00

【発明者】

【住所又は居所】 東京都港区虎ノ門1丁目7番12号 沖電気工業株式会

301

社内

【氏名】

境野 康隆

【発明者】

【住所又は居所】 東京都港区虎ノ門1丁目7番12号 沖電気工業株式会

社内

【氏名】

舟堀 浩介

【特許出願人】

【識別番号】

000000295

【氏名又は名称】

沖電気工業株式会社

【代理人】

【識別番号】

100089093

【弁理士】

【氏名又は名称】

大西 健治

【手数料の表示】

【予納台帳番号】

004994

【納付金額】

21,000円

【提出物件の目録】

【物件名】

明細書 1

【物件名】

図面 1

【物件名】

要約書

【包括委任状番号】

9720320

【プルーフの要否】

要

【書類名】 明細書

【発明の名称】 半導体集積回路装置

【特許請求の範囲】

【請求項1】 所定の周波数の第1のクロック信号で動作する周辺機器をその外部に接続する半導体集積回路装置において、

前記第1のクロック信号の周波数に関する情報を有するCPUと、

このCPUを動作させる第2のクロック信号を生成すると共に、この第2のクロック信号を分周した複数の第3のクロック信号を出力するクロックジェネレータと、

このクロックジェネレータから第3のクロック信号を受け取り、前記CPUの前記情報に基づいて第3のクロック信号のうち一つのみを選択的に出力するクロック停止部と、

このクロック停止部から第3のクロック信号のうちの一つを受け取った場合の み動作し、受け取ったクロック信号の周波数を変換して出力するタイマと、

このタイマから出力されたクロック信号と、前記クロックジェネレータから出力された第3のクロック信号の他の一つを受け取り、前記CPUからの前記情報に基づいて受け取ったクロック信号のうちの一つを前記周辺機器に供給する同期式シリアルとを有する半導体集積回路装置。

【請求項2】 前記クロックジェネレータは、1/nカウンタを有する請求項1記載の半導体集積回路装置。

【請求項3】 前記同期式シリアルは、クロックセレクタを有する請求項1 記載の半導体集積回路装置。

【請求項4】 前記タイマは、前記CPUからの前記情報に基づいてディスエーブル信号を受けとり、このディスエーブル信号によって非動作状態になる請求項1記載の半導体集積回路装置。

【請求項5】 所定の周波数の第1のクロック信号で動作する周辺機器をその外部に接続する半導体集積回路装置において、

前記第1のクロック信号の周波数に関する情報を有するCPUと、

このCPUを動作させる第2のクロック信号を生成すると共に、この第2のクロ

ック信号を分周した複数の第3のクロック信号を出力するクロックジェネレータと、

このクロックジェネレータから第3のクロック信号を受け取り、前記CPUの前記情報に基づいて第3のクロック信号のうち一つのみを選択的に出力するクロック停止部と、

このクロック停止部から第3のクロック信号のうちの一つを受け取った場合の み動作し、受け取ったクロック信号の周波数を変換して出力する第1及び第2の タイマと、

この第1及び第2のタイマから出力されたそれぞれのクロック信号を受け取り、前記CPUからの前記情報に基づいて受け取ったクロック信号のうちの一つを前記周辺機器に供給する同期式シリアルとを有する半導体集積回路装置。

【請求項6】 前記クロックジェネレータは、1/nカウンタを有する請求項5記載の半導体集積回路装置。

【請求項7】 前記同期式シリアルは、クロックセレクタを有する請求項5 記載の半導体集積回路装置。

【請求項8】 前記第1及び第2のタイマは、前記CPUからの前記情報に基づいてそれぞれ第1及び第2のディスエーブル信号を受けとり、この第1及び第2のディスエーブル信号によって前記第1及び第2のタイマが非動作状態になる請求項5記載の半導体集積回路装置。

【請求項9】 所定の周波数の第1のクロック信号で動作する周辺機器をその外部に接続する半導体集積回路装置において、

前記第1のクロック信号の周波数に関する情報を有するCPUと、

このCPUを動作させる第2のクロック信号を生成し、出力するクロックジェネレータと、

このクロックジェネレータから第2のクロック信号を受け取り、第2のクロック信号を分周して複数の第3のクロック信号として出力する分周回路と、

この分周回路から第3のクロック信号のうちの一つを受け取り、前記CPUの前記情報に基づいて受け取ったクロック信号を出力するクロック停止部と

このクロック停止部から前記第3のクロック信号のうちの一つを受け取った場

合のみ動作し、受け取ったクロック信号の周波数を変換して出力するタイマと、 このタイマから出力されたクロック信号および前記分周回路から第3のクロック信号を受け取り、前記CPUからの前記情報に基づいて受け取ったクロック信号 のうちの一つを前記周辺機器に供給する同期式シリアルとを有する半導体集積回 路装置。

【請求項10】 前記同期式シリアルは、クロックセレクタを有する請求項9記載の半導体集積回路装置。

【請求項11】 前記タイマは、前記CPUからの前記情報に基づいてディスエーブル信号を受けとり、このディスエーブル信号によって前記のタイマが非動作状態になる請求項9記載の半導体集積回路装置。

【請求項12】 前記クロックジェネレータから第2のクロック信号を受け取り、前記CPUの前記情報に基づいて受け取ったクロック信号を出力する他のクロック停止部と、

この他のクロック停止部から前記第2のクロック信号のうちの一つを受け取った場合のみ動作し、受け取ったクロック信号の周波数を変換して出力する他のタイマとをさらに有し、

前記同期式シリアルは、前記タイマから出力されたクロック信号、前記他のタイマから出力されたクロック信号、前記他のクロック停止部から受け取った前記第2のクロック信号および前記分周回路から第3のクロック信号を受け取り、前記CPUからの前記情報に基づいて受け取ったクロック信号のうちの一つを前記周辺回路に供給する請求項9記載の半導体集積回路装置。

【発明の詳細な説明】

[0001]

【発明が属する技術分野】

この発明は、同期式シリアル及びタイマ機能を有した、マイクロコンピュータを含む半導体集積回路装置に関するもので、特に、低消費電力化を実現することができる半導体集積回路装置に関するものである。

[0002]

【従来の技術】

従来のマイクロコンピュータを含む半導体集積回路装置は、特開2001-325244に開示されるものがある。ここに開示された発明は、タイマ機能を備えた半導体装置、マイクロコンピュータ及び電子機器に関するものである。半導体装置10は、CPU40、タイマ制御回路30、タイマ回路20、ポート出力コントロール回路60等から構成されている。タイマ回路20は、タイマ値設定レジスタ22に格納されているタイマ値に基づきカウント動作を行う。カウンタ24がオーバーフローすると、タイマオーバーフロー信号を発生し、タイマオーバーフロー信号はポート出力コントロール回路60でボーレートクロックとして変換され、同期式シリアル等の機能ブロックに送られる。なお、同期式シリアルブロックに接続されている周辺機器と通信を行うために、ボーレートクロックが周辺機器用のマスタークロックとして使用される。

[0003]

【発明が解決しようとする課題】

しかしながら、上述の従来例では、同期式シリアルが、どんな周波数で通信する周辺機器と接続する場合でも、同期式シリアルのボーレートクロック生成のために絶えずタイマ回路を動作させなければならないので、消費電流が大きくなるという問題があった。

この発明は、上述の問題を解決する事を目的にしたもので、低消費電力で周辺機器を動作させることができる適切な周波数のクロックを生成することができる 半導体集積回路装置を提供する事を目的とする。

[0004]

【課題を解決するための手段】

この発明の半導体集積回路装置は、所定の周波数の第1のクロック信号で動作する周辺機器をその外部に接続することを前提にして、第1のクロック信号の周波数に関する情報を有するCPUと、このCPUを動作させる第2のクロック信号を生成すると共に、この第2のクロック信号を分周した複数の第3のクロック信号を出力するクロックジェネレータと、このクロックジェネレータから第3のクロック信号を受け取り、CPUの情報に基づいて第3のクロック信号のうち一つのみを選択的に出力するクロック停止部と、このクロック停止部から第3のクロック信

号のうちの一つを受け取った場合のみ動作し、、受け取ったクロック信号の周波数を変換して出力するタイマと、このタイマから出力されたクロック信号と、クロックジェネレータから出力された第3のクロック信号の他の一つを受け取り、CPUからの情報に基づいて受け取ったクロック信号のうちの一つを周辺機器に供給する同期式シリアルとを有している。

[0005]

【発明の実施の形態】

この発明の第1の実施例に係る半導体集積回路装置を図1に示す。以下、この発明の第1の実施例を図1を参照しつつ説明する。

この発明の第1の実施例の半導体集積回路装置101は、CPU102、クロックジェネレータ104、タイマ106、同期式シリアル124およびクロック停止モジュール130とから構成される。クロックジェネレータ104は、1/nカウンタ140を有している。したがって、クロックジェネレータ104は、所定の周波数のクロック信号と、その1/n分周されたクロック信号を出力することができる。タイマ106の内部には、タイマ値設定レジスタ107、タイマカウンタ108およびボーレートクロック生成回路121が含まれている。同期式シリアル124は、クロックセレクタ122と送受信回路125を有している。CPU102、クロックジェネレータ104、タイマ106および同期式シリアル124は、CPUバス160を介して接続されている。

クロックジェネレータ1.04から出力される第1のクロック信号150は、3 0MHzの周波数を有しており、CPU102に供給される。クロックジェネレータ104から出力される第2のクロック信号151は、7.5MHzの周波数を有しており、クロック停止モジュール130を介してタイマ106に供給される。クロックジェネレータ104から出力される第3のクロック信号152は、15MHzの周波数を有しており、クロック停止モジュール130を介してクロックセレクタ122に供給される。

タイマ値設定レジスタ107の設定にしたがって、タイマカウンタ108から 出力されるオーバーフロー信号120は、ボーレートクロック生成回路121に 供給される。ボーレートクロック生成回路121から出力されるクロック信号1 53は、タイマ値設定レジスタ107の設定にしたがって、0~1.875MHz の周波数を有している。このクロック信号153は、クロックセレクタ122に 供給される。

同期式シリアル124と半導体集積回路装置101の外部装置である周辺機器1011とは、外部端子1001を介して接続されている。ここで、周辺機器1011には、15MHzの周波数で動作するマルチメディアカード、SDカードおよび1MHz以下の周波数で動作するFM/AMチューナー用PLL、RTC(時計用タイマ)、LCDドライバ等が想定されている。

[0006]

次に、図1を用いて第1の実施例の動作について説明する。

半導体集積回路装置101が周辺機器1011と通信を行う手順は次のようになる。まず、CPU102の仕様によって、クロックジェネレータ104から出力するクロック信号の周波数が決定される。ここでは上述したように第1のクロック信号150が30MHz、第2のクロック信号151が7.5MHz、第3のクロック信号152が15MHzである。次に、CPU102によりタイマ値設定レジスタ107の値が設定され、タイマカウンタ108の周期が設定される。このタイマカウンタ108から出力されるオーバーフロー信号120をボーレートクロック生成回路121が受け取る。これにより、オーバーフロー信号120に従って決定された周波数のクロック信号153がボーレートクロック生成回路121から出力される。第1の実施例においては、上述したようにボーレートクロック生成回路121は0~1.875MHzのクロック信号153を出力することが可能である。

CPU102はクロックセレクタ122を切り替える信号を出力する。この信号に応答して、クロックセレクタ122は、クロックジェネレータ104から出力される第3のクロック信号152またはタイマ106から出力されるクロック信号153を選択する。同期式シリアル124においては、クロックセレクタ122によって選択されたクロック信号の周波数の速度で、送受信回路125が外部端子1001経由して、外部周辺機器1011と通信を行う。

[0007]

周辺機器1011が1.875MHz以下のクロック信号で動作する機器の場合、タイマ106から出力されるクロック信号153が必要となる。したがって、クロック停止モジュール103は、第3のクロック信号152の出力を止め、第2のクロック信号151をタイマに供給する。したがって、タイマ106は動作を続ける。

一方、周辺機器1011が15MHzのクロック信号で動作する機器の場合、第3のクロック信号152のみが必要になり、タイマ106から出力されるクロック信号153は不必要である。したがって、クロック停止モジュール130は、第2のクロック信号151の出力を停止するため、タイマ106はその動作を停止させることになる。これにより、15MHzで動作する周辺機器を接続した場合、第1の実施例の半導体集積回路によれば、タイマ106の消費電力を削減することができる。

第1の実施例におけるタイマ106の動作停止は、半導体集積回路装置101に接続する周辺機器1011が決まれば、それにともなって設定される。したがって、タイマ106は周辺機器1011が15MHzで動作する場合には最初から不要な回路であるが、半導体集積回路101はあらゆる周辺機器に対応できるよう設計されている。なお、この実施例は、CPU102が接続されている周辺機器を判断してタイマ106を動作停止するような選択的ディスエーブルとは異なる。このような選択的ディスエーブルでは、出力されるクロック信号が安定しないという欠点がある。

なお、上述の例では第2のクロック信号151がタイマ106に供給されないことにより、タイマ106が動作しないことを説明したが、CPU102からタイマ106へディスエーブル信号を出力することによりタイマ106が動作しないようにすることも可能である。すなわち、半導体集積回路装置101に接続する周辺機器1011が決まればその周辺機器1011が必要とするクロック周波数が決まり、その情報をCPU102に設定する。したがって、CPU102はこの設定情報に従ってタイマ106にディスエーブル信号を出力するか否かを判断できるのである。なお、ディスエーブル信号でタイマ106を動作しないように設定する場合、クロック停止モジュール130は、第2のクロック信号151を出力し

つづけてもいいし、出力を停止させても良い。

クロックジェネレータ104内に設けられている1/ nカウンタ140は常に動作し、第1のクロック信号150を分周したクロック信号151、152を出力しているが、この1/ nカウンタ140の消費電力はわずかであり、タイマ106の消費電力と比べると無視しうる値である。第1の実施例ではクロック信号を分周するために1/ nカウンタ140を用いたが、分周器などの他の分周手段を用いることができるのは言うまでもない。

[0008]

この発明の第2の実施例に係る半導体集積回路装置を図2に示す。以下、この発明の第2の実施例を図2を参照しつつ説明する。なお、図2において図1と同一部分には同一符号を付してその説明を省略する。

この発明の第2の実施例の半導体集積回路装置201は、CPU102、クロックジェネレータ204、第1のタイマ106、第2のタイマ206、同期式シリアル124およびクロック停止モジュール130とから構成される。クロックジェネレータ204は、1/nカウンタ140を有している。第2のタイマ206の内部には、タイマ値設定レジスタ207、タイマカウンタ208およびボーレートクロック生成回路221が含まれている。

クロックジェネレータ204から出力される第1のクロック信号150は、3 0MHzの周波数を有しており、CPU102に供給される。クロックジェネレータ1 04から出力される第2のクロック信号151は、7.5MHzの周波数を有して おり、クロック停止モジュール130を介して第1のタイマ106に供給される 。クロックジェネレータ104から出力される第3のクロック信号252は、第 1のクロック信号と同様に30MHzの周波数を有しており、クロック停止モジュ ール130を介して第2のタイマ206に供給される。

タイマ値設定レジスタ207の設定にしたがって、タイマカウンタ208から 出力されるオーバーフロー信号220は、ボーレートクロック生成回路221に 供給される。ボーレートクロック生成回路221から出力されるクロック信号2 53は、タイマ値設定レジスタ207の設定にしたがって、1.875~15MH Zの周波数を有している。このクロック信号253は、クロックセレクタ122 に供給される。

[0009]

次に、図2を用いて第2の実施例の動作について説明する。

半導体集積回路装置201が周辺機器1011と通信を行う手順は次のようになる。まず、第1の実施例と同様に第1のクロック信号150の周波数が30MHzに決定される。また第2の実施例においては、第2のクロック信号151が7.5MHz、第3のクロック信号252が30MHzとなる。次に、CPU102によりタイマ値設定レジスタ107、207の値が設定され、タイマカウンタ108、208の周期が設定される。タイマカウンタ108、208からそれぞれ出力されるオーバーフロー信号120、220をボーレートクロック生成回路121、221がそれぞれ受け取る。これにより、オーバーフロー信号120、220に従って決定された周波数のクロック信号153、253がボーレートクロック生成回路121、221からそれぞれ出力される。上述したように、ボーレートクロック生成回路121、221からそれぞれ出力される。上述したように、ボーレートクロック生成回路121は、0~1.875MHzのクロック信号153を、ボーレートクロック生成回路221は1.875MHzのクロック信号253を出力することが可能である。

CPU102はクロックセレクタ122を切り替える信号を出力する。この信号に応答して、クロックセレクタ122は、タイマ106から出力されるクロック信号153またはタイマ206から出力されるクロック信号253を選択する。同期式シリアル124においては、クロックセレクタ122によって選択されたクロック信号の周波数の速度で、送受信回路125が外部端子1001経由して、外部周辺機器1011と通信を行う。

[0010]

周辺機器1011が1.875MHz以下のクロック信号で動作する機器の場合、タイマ106から出力されるクロック信号153が必要となる。したがって、クロック停止モジュール103は、第3のクロック信号252の出力を止め、第2のクロック信号151をタイマに供給する。したがって、タイマ106は動作し、タイマ206は動作しない。

一方、周辺機器1011が1.875MHz~15MHzのクロック信号で動作す

る機器の場合、タイマ206から出力されるクロック信号253が必要になり、タイマ106から出力されるクロック信号153は不必要である。したがって、クロック停止モジュール130は、第2のクロック信号151の出力を停止するため、タイマ106はその動作を停止させることになる。これにより、タイマ206は動作し、タイマ106は動作しない。

タイマ106は7.5MHzの第2のクロック信号151で動作しているため、15MHzの第3のクロック信号252で動作しているタイマ206に比べてその消費電力は1/4以下である。したがって、周辺機器1011が1.875MHz以下のクロック信号で動作する機器の場合、周辺機器1011が1.875MHz~15MHzのクロック信号で動作する機器の場合に比べてより低消費電力で動作が可能となる。なお、クロックジェネレータ204から更に何種類かのクロック信号を出力させ、出力されたクロック信号ごとにタイマを設けてさらに設定を多段階化することも可能であるが、いずれか一つのタイマしか利用しないことになるので、低消費電力化とタイマ増設の比較によって半導体集積回路装置201の設計が決定される。

第2の実施例におけるタイマ106または206の動作停止は、半導体集積回路装置201に接続する周辺機器1011が決まれば、それにともなって設定される。したがって、タイマ106または206のいずれかは最初から不要な回路であるが、半導体集積回路201はあらゆる周辺機器に対応できるよう設計されている。なお、第2の実施例は第1の実施例同様に選択的ディスエーブルとは異なる。

また、上述の例ではクロック信号151または252のいずれかがタイマ106または206に供給されないことにより、タイマ106または206が動作しないことを説明したが、CPU102からタイマ106または206へディスエーブル信号を出力することによりタイマ106または206が動作しないようにすることも第1の実施例同様に可能である。さらに、クロックジェネレータ204内に設けられている1/nカウンタ140についても第1の実施例と同様である

[0011]

この発明の第3の実施例に係る半導体集積回路装置を図3に示す。以下、この発明の第3の実施例を図3を参照しつつ説明する。なお、図3において図1および図2と同一部分には同一符号を付してその説明を省略する。

この発明の第3の実施例の半導体集積回路装置301は、CPU102、クロックジェネレータ304、タイマ106、タイムベースカウンタ360、同期式シリアル124およびクロック停止モジュール330、331とから構成される。

クロックジェネレータ304から出力される第1のクロック信号150は、30MHzの周波数を有しており、CPU102に供給される。クロックジェネレータ304から出力される第2のクロック信号350は、30MHzの周波数を有しており、クロック停止モジュール330を介してタイムベースカウンタ360に供給される。タイムベースカウンタ360は受け取った第2のクロック信号350を分周して、15MHzの第3ののクロック信号351、7.5MHzの第4のクロック信号352、3.75MHzの第5のクロック信号353を出力する。第3~第5のクロック信号351、352、353はいずれも同期式シリアル124のクロックセレクタ122に供給される。また、第4のクロック信号352は、クロック停止モジュール331を介してタイマ106に供給される。

[0012]

次に、図3を用いて第3の実施例の動作について説明する。

半導体集積回路装置301が周辺機器1011と通信を行う手順は次のようになる。まず、第1の実施例と同様に第1のクロック信号150の周波数が30MH zに決定される。次に、CPU102によりタイマ値設定レジスタ107の値が設定され、所定の周波数のクロック信号153がボーレートクロック生成回路121から出力される。上述したように、ボーレートクロック生成回路121は0~1.875MHzのクロック信号153を出力することが可能である。

CPU102はクロックセレクタ122を切り替える信号を出力する。この信号に応答して、クロックセレクタ122は、タイマ106から出力されるクロック信号153またはタイムベースカウンタ360から出力される第3~第5のクロック信号351~353のいずれか一つを選択する。同期式シリアル124においては、クロックセレクタ122によって選択されたクロック信号の周波数の速

度で、送受信回路125が外部端子1001経由して、外部周辺機器1011と 通信を行う。

[0013]

周辺機器1011が1.875MHz以下のクロック信号で動作する機器の場合、タイマ106から出力されるクロック信号153が必要となる。したがって、クロック停止モジュール331は、第4のクロック信号352をタイマに供給する。したがって、タイマ106は動作する。

一方、周辺機器1011が3.75MHz、7.5MHzまたは15MHzのクロック信号で動作する機器の場合、タイマ106から出力されるクロック信号153は不必要である。したがって、クロック停止モジュール330は、第4のクロック信号352の出力を停止するため、タイマ106はその動作を停止させることになる。一方、クロックセレクタ122はCPU102からの信号に応答して第3~第5の信号351~353のいずれかを選択する。

タイムベースカウンタ360は、単にクロックを分周する回路であるため、第1の実施例で説明した1/nカウンタ140と同様にその消費電力は極めて小さい。具体的には、タイマ106の消費電力と比較すると約1/100程度である。したがって、周辺機器1011が3.75MHz、7.5MHzまたは15MHzのクロック信号で動作する機器の場合、周辺機器1011が0~1.875MHzのクロック信号で動作する機器の場合に比べてより低消費電力で動作が可能となる

第3の実施例におけるタイマ106は、第1の実施例と同様に最初から不要な 回路であるが、半導体集積回路301はあらゆる周辺機器に対応できるよう設計 されているため必要である。また、第3の実施例は第1の実施例同様に選択的デ ィスエーブルとは異なる。

[0014]

この発明の第4の実施例に係る半導体集積回路装置を図4に示す。以下、この発明の第4の実施例を図4を参照しつつ説明する。なお、図4において図1~図3と同一部分には同一符号を付してその説明を省略する。

この発明の第4の実施例の半導体集積回路装置401は、CPU102、クロッ

クジェネレータ404、第1のタイマ106、第2のタイマ206、タイムベースカウンタ360、同期式シリアル124およびクロック停止モジュール430、331とから構成される。第4の実施例の半導体集積回路装置401は、第1~だい3の実施例の半導体集積回路装置を組み合わせたものである。

クロックジェネレータ404から出力される第1~第4のクロック信号150、252、350、450は、いずれも30MHzの周波数を有している。第1のクロック信号150は直接CPU102に供給され、第2~第4のクロック信号252、350、450は、クロック停止モジュール430を介してそれぞれ第2のタイマ206、タイムベースカウンタ360およびクロックセレクタ122に供給される。第2のクロック信号252は、第2の実施例と同様に第2のタイマ206に供給され、第2のタイマからは1.875MHz~15MHzのクロック信号253がクロックセレクタ122に出力される。第3のクロック信号350は、第3の実施例と同様にタイムベースカウンタ360へ供給され、第1のタイマ106を介して0~1.875MHzのクロック信号153、3.75MHzのクロック信号351、7.5MHzのクロック信号352および15MHzのクロック信号353がクロックセレクタ122に供給される。第4のクロック信号450は、第1の実施例と同様に直接クロックセレクタ122に供給される。

[0015]

次に、図4を用いて第4の実施例の動作について説明する。

半導体集積回路装置401が周辺機器1011と通信を行う手順は次のようになる。まず、第1の実施例と同様に第1のクロック信号150の周波数が30MH zに決定される。次に、第2の実施例と同様にCPU102によりタイマ値設定レジスタ107、207の値が設定され、所定の周波数のクロック信号153、253がボーレートクロック生成回路121、221から出力される。上述したように、ボーレートクロック生成回路121は0~1.875MHzのクロック信号153を出力することがボーレートクロック生成回路221は1.875~15MHzのクロック信号153を出力することが可能である。

CPU102はクロックセレクタ122を切り替える信号を出力する。この信号に応答して、クロックセレクタ122は所望のクロック信号としてクロック信号

153、253、351、352、353または450の中から一つを選択する。同期式シリアル124においては、クロックセレクタ122によって選択されたクロック信号の周波数の速度で、送受信回路125が外部端子1001経由して、外部周辺機器1011と通信を行う。

[0016]

一方、周辺機器1011が3.75MHz、7.5MHz、15MHzまたは30MHzのクロック信号で動作する機器の場合、タイマ106、206から出力されるクロック信号153、253は不必要である。したがって、クロック停止モジュール430は、第2のクロック信号252の出力を停止するとともに、クロック停止モジュール331は、クロック信号352の出力を停止するため、タイマ106、206はその動作を停止させることになる。一方、クロックセレクタ122はCPU102からの信号に応答してクロック信号351~353および450のいずれかを選択する。

タイムベースカウンタ360は、単にクロックを分周する回路であるため、第1の実施例で説明した1/nカウンタ140と同様にその消費電力は極めて小さい。具体的には、タイマ106の消費電力と比較すると約1/100程度である。したがって、周辺機器1011が3.75MHz、7.5MHzまたは15MHzのクロック信号で動作する機器の場合、周辺機器1011が0~1.875MHzのクロック信号で動作する機器の場合に比べてより低消費電力で動作が可能となる


また、周辺機器が15MHz以下の任意の周波数のクロック信号を必要とする場合は第2の実施例と同じ状況になるのでその説明は省略する。

第4の実施例におけるタイマ106、206は、最初から不要な回路になる可能性があるが、半導体集積回路301はあらゆる周辺機器に対応できるよう設計されているため必要である。また、第4の実施例は第1の実施例同様に選択的ディスエーブルとは異なる。

[0017]

【発明の効果】

以上詳細に説明したように、この発明の半導体集積回路装置によれば、半導体



【図面の簡単な説明】


【図1】

- この発明の第1の実施例に係る半導体集積回路装置のブロック図 【図2】
- この発明の第2の実施例に係る半導体集積回路装置のブロック図 【図3】
- この発明の第3の実施例に係る半導体集積回路装置のブロック図 【図4】
- この発明の第4の実施例に係る半導体集積回路装置のブロック図 【符号の説明】
- 101 半導体装置
- 1 0 2 CPU
- 104 クロックジェネレータ
- 106 タイマ
- 124 同期式シリアル・
- 130 クロック停止モジュール
- 150、151、152、153 クロック信号
- 1011 周辺機器




【書類名】 図面

【図1】



第1の実施例


【図2】



出証特2002-3081634




【図3】



第3の実施例



【図4】





【書類名】 要約書

【要約】

【課題】 低消費電力で周辺機器を動作させることができる適切な周波数のクロックを生成する。

【解決手段】 所定の周波数の第1のクロック信号で動作する周辺機器をその外部に接続する半導体集積回路装置は、第1のクロック信号の周波数に関する情報を有するCPUと、このCPUを動作させる第2のクロック信号を生成すると共に、この第2のクロック信号を分周した複数の第3のクロック信号を出力するクロックジェネレータと、このクロックジェネレータから第3のクロック信号を受け取り、CPUの情報に基づいて第3のクロック信号のうち一つのみを選択的に出力するクロック停止部と、このクロック停止部から第3のクロック信号のうちの一つを受け取った場合のみ動作し、、受け取ったクロック信号の周波数を変換して出力するタイマと、このタイマから出力されたクロック信号と、クロックジェネレータから出力された第3のクロック信号の他の一つを受け取り、CPUからの情報に基づいて受け取ったクロック信号のうちの一つを問辺機器に供給する同期式シリアルとを有している。

【選択図】 図1

認定・付加情報

特許出願の番号

特願2002-251073

受付番号

50201288455

書類名

特許願

担当官

第七担当上席

0096

作成日

平成14年 8月30日

<認定情報・付加情報>

【提出日】

平成14年 8月29日

出願人履歴情報

識別番号

[000000295]

1. 変更年月日

1990年 8月22日

[変更理由]

新規登録

住 所

東京都港区虎ノ門1丁目7番12号

氏 名

沖電気工業株式会社